🕑 D+24		ϵ	대 29회 한 전 The 29th Korean Co	국반도체학술대호 Inference on Semiconductors				
대회 개요	프로그램	초록 제출	강대원상	KCS 논문상	후원/전시	등록/숙박	커뮤니티	
THE 29TH KOREAN XI 29호 호 2022. 1. 24(월) 강원도 601월 그란드 차학: 제 29회 한국반도 차학: 제 29회 한국반도 차학: 제 29회 한국반도 19 방역 제 2111 명역 제 22111 명역 제 22111 명역 지 29회 한국반도 11 명역 제 22111 명역 지 2111 명 지 2111 명 </td <td>I CONFERENCE O 한국반도호 - 26(수) 열(컨밸센타위) 이매 출대회가 온/오프라인 출대회 조직위원회와 지침에 따라 일자 별 참가자께서는 참석 인 처하실 수 있으니 본 드립니다. 때라 변통 될 수 있습니 유튜브 6</td> <td>N SEMICONDUC 비 학 술 대 3 ee & Offline Hybrid 하이브리드로 개최월 회장 침석 인원을 될 현장 침석 인원을 원 초과 시, 속소 등 1 학술대회가 인전하게 JCI)</td> <td>TORS 2 4 예정입니다. 17)의 안전을 2 산착순으로 행사장 00원의 마무리 될 수 9 대응지침 €</td> <td>IREAMING TREAMING TREAMING IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IN IN IN IN IN IN IN IN IN IN IN IN</td> <td>개호스 개호스 1월 25일(3) 13 기조강연 3월 25일(3) 14:00- emfstive Neuromorp 정보교수 24년 3월 25) 24년 3월 5) 24년 3월 5) 24년 3월 5) 24년 3월 5) 24년 3월 22 24년 3월 5) 24년 3월 22 252 262 262 272 273 274 275 275 276 276 276 277 278 278 278 278 278 278 279 <!--</td--><td>3:50-14:00 -14:50 hic Technology</td><td></td><td></td></td>	I CONFERENCE O 한국반도호 - 26(수) 열(컨밸센타위) 이매 출대회가 온/오프라인 출대회 조직위원회와 지침에 따라 일자 별 참가자께서는 참석 인 처하실 수 있으니 본 드립니다. 때라 변통 될 수 있습니 유튜브 6	N SEMICONDUC 비 학 술 대 3 ee & Offline Hybrid 하이브리드로 개최월 회장 침석 인원을 될 현장 침석 인원을 원 초과 시, 속소 등 1 학술대회가 인전하게 JCI)	TORS 2 4 예정입니다. 17)의 안전을 2 산착순으로 행사장 00원의 마무리 될 수 9 대응지침 €	IREAMING TREAMING TREAMING IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IREA IN IN IN IN IN IN IN IN IN IN IN IN IN	개호스 개호스 1월 25일(3) 13 기조강연 3월 25일(3) 14:00- emfstive Neuromorp 정보교수 24년 3월 25) 24년 3월 5) 24년 3월 5) 24년 3월 5) 24년 3월 5) 24년 3월 22 24년 3월 5) 24년 3월 22 252 262 262 272 273 274 275 275 276 276 276 277 278 278 278 278 278 278 279 </td <td>3:50-14:00 -14:50 hic Technology</td> <td></td> <td></td>	3:50-14:00 -14:50 hic Technology		

문과	포스터세션 LIVE CHAT 일성
A. Interconnect & Package	26일(수), 09:00-11:00
B. Patterning	26일(수), 09:00-11:00
C. Material Growth & Characterization	26일(수), 14:00-16:00
D. Thin Film Process Technology	25일(화), 09:00-11:00
E. Compound Semiconductors	25일(화), 16:00-18:00
F. Silicon and Group-IV Devices and Integration Technology	25일(화), 09:00-11:00
G. Device & Process Modeling, Simulation and Reliability	25일(화), 16:00-18:00
H. Display and Imaging Technologies	25일(화), 09:00-11:00
I. MEMS & Sensors Systems	25일(화), 16:00-18:00
J. Nano-Science & Technology	26일(수), 14:00-16:00
K. Memory (Design & Process Technology)	26일(수), 14:00-16:00
L. Analog Design	26일(수), 09:00-11:00
M. RF and Wireless Design	26일(수), 14:00-16:00
N. VLSI CAD	26일(수), 09:00-11:00
0. System LSI Design	26일(수), 09:00-11:00
P. Device for Energy (Solar Cell, Power Device, Battery, etc.)	26일(수), 09:00-11:00
Q. Metrology, Inspection, Analysis, and Yield Enhancement	26일(수), 15:30-17:30
R. Semiconductor Software	26일(수), 09:00-11:00
S. Chip Design Contest	
T. Al	26일(수), 09:00-11:00
U. Bio-Medical	26일(수), 14:00-16:00



2022년 1월 26일(수), 09:00-10:30

Room F (스페이드 I, 6층)

G. Device & Process Modeling, Simulation and Reliability 분과 [WF1-G] Memory Devices and Advanced Modeling

좌장: 나현철 상무(DB 하이텍), 김성호 교수(세종대학교)

WF1-G-1 09:00-09:15	Analysis of Short-Term Retention in 3-D NAND Flash Memory Using Charge Control Pulse Scheme Donghwi Kim ¹ , GilSang Yoon ¹ , DongHyun Go ¹ , Junghun Park ¹ , Jungsik Kim ² , and Jeong-Soo Lee ¹ ¹ Department of Electrical Engineering, POSTECH, ² Division of Electrical Engineering, Gyeongsang National University				
WF1-G-2 09:15-09:30	Scaling Analysis of NbO _x -Threshold Switching Devices Hyun Wook Kim ^{1,2} , Sol Jin ² , Heebum Kang ¹ , Eun Ryeong Hong ^{1,2} , and Jiyong Woo ^{1,2} ¹ School of Electronic and Electrical Engineering, Kyungpook National University, ² School of Electronics Engineering, Kyungpook National University				
WF1-G-3 09:30-09:45	Variation of Electrical and Memory Characteristics of Non-Circular Cell in 3D- NAND Flash Memory DongHyun Go ¹ , GilSang Yoon ¹ , Jounghun Park ¹ , Dongwhi Kim ¹ , Jungsik Kim ² , and Jeong-Soo Lee ¹ ¹ Department of Electrical Engineering, POSTECH, ² Division of Electrical Engineering, Gyeongsang National University				
WF1-G-4 09:45-10:00	Accurate Implementation of the Bernoulli Function for the Scharfetter-Gummel Scheme Jeong-Hyeon Do and Sung-Min Hong School of Electrical Engineering and Computer Science, GIST				
WF1-G-5 10:00-10:15	Physicochemical modeling of conformal coating on periodical high aspect ratio porous media via atomic layer deposition Nhat-Minh Phung ^{1,2} , Sun-Young Park ^{1,3} , Minh-Tan Ha ^{1,2} , Soonil Lee ² , Se-Hun Kwon ³ , and Seong Min Jeong ¹ ¹ Energy Efficiency Materials Center, KICET, ² Department of Materials Science and Engineering, Changwon National University, ³ School of Materials Science and Engineering Pusan National University.				
WF1-G-6 10:15-10:30	TCAD Analysis of Single-Photon Avalanche Diodes in CMOS Technology Won-Yong Ha ¹ , Woo-Young Choi ¹ , and Myung-Jae Lee ² ¹ Department of Electrical and Electronic Engineering, Yonsei University, ² Post-Silicon Semiconductor Institute, KIST				

TCAD Analysis of Single-Photon Avalanche Diodes in CMOS Technology

Won-Yong Ha¹, Woo-Young Choi^{1,*}, and Myung-Jae Lee^{2,*}

¹Department of Electrical and Electronic Engineering, Yonsei University, Korea

²Post-Silicon Semiconductor Institute, Korea Institute of Science and Technology, Korea

*These authors contributed equally to this work as corresponding authors.

*E-mail: wchoi@yonsei.ac.kr, mj.lee@kist.re.kr

The single-photon avalanche diodes (SPADs) are recently having much attention in many fields, from ranging technologies such as light detection and ranging (LiDAR) and space navigation to biomedical applications [1]. For such applications, SPADs fabricated in standard complementary metal-oxide-semiconductor (CMOS) technology have significant advantages in terms of cost and integration capability with other electrical components on the same chip. Therefore, various researches have been conducted to find the optimized CMOS-SPAD structure, especially to achieve high sensitivity at near-infrared region (NIR) where ranging technologies are interested. In order to realize the optimized CMOS-SPAD for ranging technologies, accurate device simulation is essential. In this paper, we present two different structures of CMOS-SPAD: based on a shallow junction and deep junction. By using Synopsys Sentaurus technology computer-aided design (TCAD), two CMOS-SPADs are analyzed in terms of E-field profiles and I-V characteristics. Moreover, the breakdown probabilities of the CMOS-SPADs are also investigated to optimize the device structure further.



Fig 1. Cross-sections of CMOS-SPADs: (a) with shallow active junction and (b) with deep active junction

References

[1] Myung-Jae Lee and Edoardo Charbon, "Progress in single-photon avalanche diode image sensors in standard CMOS: From two-dimensional monolithic to three-dimensional-stacked technology," *Japanese Journal of Applied Physics*, (2018).