OSW 2025 광과학광반도체 워크숍 2025

The 1st Optical Science & Opto-Semiconductor Workshop

Recent technologies of PIC (Photonics Integrated Circuit)

Optical technologies for Semiconductor Processing

2025.**6.16**(월)~**18**(수) 수원컨벤션센터
























Poster Presentation Session

Poster Presentation 좌장 : 서민교(KAIST), 허지혁(한양대)		6월 17일 (화요일) 13:30 - 18:30 ROOM : 4F 로비	
Silicon Phot	conics-I (Modulator and Laser)		
PS-01	링 변조기 기반 WDM 송신기의 온도 안정화 제어 기법 *RHO Dae-Won, CHOI Woo-Young, PARK Jae-Koo, JI Yong-Jin (Yonsei University)		
Silicon Phot	conics-II (System and Packaging)		
PS-02	링 필터 기반 4-채널 WDM 수신기 및 파장 교정 장치 *LEE Jae-Ho, JI Yong-Jin, CHOI Woo-Young (Yonsei University), KIM Hyun-Ky	틸터 기반 4-채널 WDM 수신기 및 파장 교정 장치 Jae-Ho, JI Yong-Jin, CHOI Woo-Young (Yonsei University), KIM Hyun-Kyu (Samsung Electronics)	
PS-03	뉴로모픽 연산을 위한 다채널 광 가중 장치 및 적응형 제어 시스템	<u>d</u>	
PS-04	바이어스 컨트롤러를 포함한 25 Gb/s의 850nm 실리콘 단일 칩 *YANG Seung-Jae, LEE Jae-Ho, CHOI Woo-Young (Yonsei University)	광 수신기	
Silicon Phot	conics-III (Device Innovation)		
PS-05	이중 버스 도파로 구조 레이스트랙 공진기에서의 상보 결합 *KIM Tae-Won, KIM Sang-Sik (KAIST), HASAN Mehedi (Texas Tech University),	. CHOI Yu-Sung, YOON Jae-Woong (Hanyang University,	
PS-06	CMOS 공정 기반 후면조사형 비격리 단일광자 아발란치 다이오드 *EOM Do-Yoon, CHOI Hyun-Seung, CHOI Woo-Young, LEE Myung-Jae (Yonsei University)		
Nano Photo	onics on Chip		
PS-07	고효율 PIC-광섬유 결합을 위한 마이크로렌즈 인터페이스 A High-Efficiency Microlens Interface for PIC-to-Fiber Coupling *WHANG Gyu-Chan, KIM Moo-Hyuk, KIM Myung-Ki (Korea University)		
PS-08	Enhanced Field Localization in (Short-Wave Infrared) SWIR Surface Plasmon Resonance Using 2D Ti ₃ C ₂ T _x MXene Films *KIM Han-Na, KIM Myung-Ki, SONG Da-In, JIN Young-Ho, YU A-Ran (Korea University), KIM Hye-Rim, KOO Chong-Min (Sungkyunkwan University)		
PS-09	Multilayer Metasurface-Integrated Microdisk Laser for Low-NA Optical Systems *YU A-Ran, KIM Myung-Ki, KIM Moo-Hyuk, SONG Da-In (Korea University), YOON Seung-Ju (Samsung Electronics)		
Application	-I (양자)		
PS-10	저 분자 유기물을 이용한Ino.53Gao.47As/InP 메사형 포토다이오드 저온 패시베이션 *KIM Tae-Kyun, HEO Jun-Seok (Ajou University)		
PS-11	광반도체 기반 양자소자 개발을 위한 KIST 개방형 양자팹 인프라 구축과 장비 도입 현황 *허형준, 최상수, 백우석, 박창릉 (KIST)		
PS-12	광자 검출 효율 향상을 위한 단일광자 아발란치 다이오드의 가드링 최적화 연구 *CHOI Hyun-Seung, LEE Myung-Jae, EOM Do-Yoon, CHAE Young-Cheol (Yonsei University)		
Application	-II (모빌리티,바이오,센싱,디스플레이)		
PS-13	단일 광자 검출기의 근적외선 검출 효율 개선 연구 *YOOK Se-Young, EOM Doyoon, CHOI Woo-Young, LEE Myung-Jae (Yonsei University)		
PS-14	3D 얼굴 모델링 데이터를 이용한 딥러닝 학습 기반 Ai 시선추적 시스템 *김운용, 윤정록 (KOPTI, 전남대학교), 김회민, 전성국, 박주영 (KOPTI)		

바이어스 컨트롤러를 포함한 25 Gb/s 의 850nm 실리콘 단일 칩 광 수신기

양승재, 이재호, 최우영 연세대학교 전기전자공학부


Email: {sjyang1420, jayholee, wchoi}@yonsei.ac.kr

| Abstract : 단일 칩 850 nm 광 수신기를 구현하기 위해, 실리콘 어발란치 포토다이오드(Si APD)와 전압 승압기 및 트리플웰 LDO 기반의 온칩 바이어스 컨트롤러를 28 nm 표준 CMOS 공정에 집적하였다.


우리는 28 nm CMOS 공정으로 구현된 Si APD와 전용 온 칩 바이어스 컨트롤러를 통합한 단일 칩 850 nm 광 수신기를 제안한다. 기존의 APD 기반 수신기가 외부 고전압 전원이나 외부 바이어스 제어 회로를 필요로 하는 것과 달리, 본 연구에서는 모든 핵심 바이어스 구성 요소를 동일한다이 내에 집적함으로써 비용을 절감하고 집적도를 향상시켰다.

제안된 Si APD는 avalanche 영역으로써 deep n-well 내에 형성된 N+/P-well 접합 구조를 채택하여 확산 전류 속도를 향상시키고 높은 대역폭을 확보하며, 동시에 substrate 노이즈를 차단한다. 가장자리 조기 항복을 억제하고 전계 분포의 균일성을 확보하기 위해 가드링 구조도 포함되어있다. 광은 메탈 스택 상단에 open된 영역을 통해 상부 입사된다.

APD의 안정적 동작을 위해 온칩 바이어스 컨트롤러가 구현되었으며, 이는 고전압 생성 블록과미세 조절을 위한 정전압 레귤레이터(LDO)로 구성된다. 다이오드 연결 트랜지스터와 커패시터 기반의 차지 펌프로 구성된 전압 승압기(voltage multiplier, VM)를 통해 고전압이 생성되며, 이는 triple-well (TW) 영역 내에 배치된 LDO 쌍에 의해 정밀하게 조정된다. 바이어스 컨트롤은 세 단계의 과정을 따르며, 이는 유한 상태 기계(FSM)에 의해 제어된다: VM 기반의 조대 탐색(coarse sweep), LDO 피드백 기반의 미세 조절(fine sweep), 그리고 최종 바이어스를 유지하는 고정 단계(locking phase)이다. APD 출력은 트랜스임피던스 증폭기(TIA)를 통해 증폭되며, 이후 이퀄라이저(equalizer)를 거쳐 25 Gbps 신호가 측정된다.



[Fig.1] Si APD Cross section



[Fig.2] Top block diagram



[Fig. 3] 25 Gbps eye diagram

References

[1] S.-J. Yang et al., "A 20 Gb/s CMOS single-chip 850 nm optical receiver," J. Lightw. Technol., vol. 42, no. 13, pp. 4525–4530, Jul. 2024.

[2] S. Nayak et al., "A 10-Gb/s –18.8 dBm sensitivity 5.7 mW fully-integrated optoelectronic receiver with avalanche photodetector in 0.13-µm CMOS," IEEE Trans. Circuits Syst. I: Regular Papers, vol. 66, no. 8, pp. 3162–3173, Aug. 2019.