

# CMOS SPAD 특성화를 위한 테스트 벤치 구성

김주현<sup>1,2</sup>, 박은성<sup>1,2</sup>, 박성혁<sup>3</sup>, 김성진<sup>3</sup>, 최우영<sup>2</sup>, 이명재<sup>1\*</sup>

<sup>1</sup> 한국과학기술연구원 차세대반도체연구원

<sup>2</sup> 연세대학교 전기전자공학부

<sup>3</sup> 울산과학기술원 전기전자공학부

\*Email: mj.lee@kist.re.kr

**Abstract**— 본 논문에서는 많은 SPA 들을 매우 짧은 시간 내에 신속하게 특성화할 수 있는 testbench 를 개발하였고, 이를 통해 SPAD 손상 및 온도 변동 등으로 인한 부정확한 측정 가능성을 줄일 수 있었다. 또한 SPAD 를 거의 동시에 평가하기 때문에, SPAD 간 특성 비교의 정확성을 향상시킨다. 개발한 testbench 를 이용하여 2048 개의 SPAD 의 DCR 과 PDP 측정을 약 8 초에 완료할 수 있었다.

**Keywords**— single-photon avalanche diodes, Testbench, methodology, characterization

## I. INTRODUCTION

SPAD 를 측정하는 방법은 대체로 2 가지이다. 첫번째로는 각 소자의 양극과 음극을 PAD 에 연결하여 wafer 상에서 probing 하여 측정하는 방법과 소자를 packaging 한 후에 이를 측정하는 방법이다. 먼저 SPAD 는 노이즈에 매우 민감한 소자이며 정상적으로 동작할 가능성이 낮기 때문에, 일반적으로 SPAD 개발 시 많은 수의 소자들을 설계, 검증하는 과정이 요구된다. 그런데 위와 같은 방법으로 측정하는 과정에는 매우 오랜 시간이 걸리게 된다. 이와 같은 상황에서 만약 이를 개선할 수 있는 testbench 가 있다면 검증에 요구되는 시간을 획기적으로 줄일 수 있다.

## II. OVERALL ARCHITECTURE

2048 개의 SPAD 와 수동 소거 아날로그 front-end 및 SPAD 펄스를 위한 카운터로 구성된 시스템 온 칩(SoC)을 구현하였다. FPGA 는 SPAD 와 관련 회로들을 제어하며, 순차적인 소거 및 재충전 과정을

조정하고 SPAD 펄스 수를 카운터에 저장한다. 저장된 카운터 값은 LabVIEW 를 통해 추출된다.

FPGA 를 사용하여 SPAD 를 자동으로 측정하는 동안, LabVIEW 는 전원 공급 전압을 제어한다. SPAD 의 역 바이어스는 자동으로 조정되어 수동으로 전압을 조정할 필요 없이 측정이 진행된다.

또한, NMOS 트랜지스터와 전류 미러를 사용하여 수동 소거를 위한 소거 저항기로 작동하며, 보드 수준에서 소거 저항을 수정할 수 있다. 소거 및 재충전 조건에서 최대 카운트 속도를 달성하기 위한 최적의 전류를 효율적으로 정의할 수 있으며, 이를 위해 많은 시간을 소모하지 않는다.

## III. CONCLUSION

SPAD 는 다양한 변수 요인을 측정하기 위해 동일한 장치 구조를 기반으로 설계되었다. 이 시스템은 2048 개의 SPAD 를 구현하고 있으며, 공정 변동을 파악하기 위해 4 개의 동일한 SPAD 가 설계되어 핫 픽셀로 인한 오류 결과를 필터링한다.

제안된 방법 덕분에 Dark count Rate(DCR)과 광자 검출 확률(PDP) 데이터를 각각 얻는 데 4 초밖에 걸리지 않는다. 512개의 SPAD에 대한 DCR 또는 PDP 데이터를 얻는 데 1 초가 소요되며, 이상적인 측정 처리 시간은 4 초이다.

**Acknowledgment** This work was supported by the Korea Institute of Science and Technology (KIST) Institution Program (Grant No. 2E32942), the Korea Evaluation Institute of Industrial Technology (KEIT) grant funded by the Ministry of Trade, Industry and Energy (MOTIE, Korea) (RS-2022-00155891), and National R&D Program funded by the Ministry of Science and ICT & Future Planning (MSIT) (NRF-2021R1A2C2012045).